 |
|
|
|
|
SA19-SA00 - 8/16, I, 3-стаб - Адресные сигналы, поступающие на шину с
регистра адреса, в котором адрес "защелкивается". При обращении процессора к пространству
ввода-вывода только сигналы SA15-SA00 имеют действительное значение, а
состояние сигналов SA19-SA16 не определено. Традиционно внешними
устройствами декодировались только первые 10 адресных шин, остальные линии адреса игнорировались.
Впоследствии стали применять
12-разрядную адресацию (диапазон 100h-FFFh).
|
|
Распределение
адресов
внешних устройств |
|
SD07-SD00 - 8/16, I, 3-стаб - Младший байт шины данных. SD15-SD08 - 16, I/O, 3-стаб -Старший байт шины данных. Все 8-ми разрядные
платы могут обмениваться данными только по младшей половине шины данных. Поддержка обмена
данными между 16-ти разрядным задатчиком на шине и 8-разрядным ресурсом осуществляется
перестановщиком байтов на системной плате. |
|
Цикл
обмена |
|
SBHE# - 8/16, I, 3-стаб - Разрешение старшего байта. Вырабатывается
процессором для указания всем ресурсам на шине на то, что по линиям SD15-SD08пересылается байт данных. Сигналы SBHE# и SA00 используются для определения того, какой байт и по какой половине шины
данных должен передаваться. |
|
|
|
I/ORD# - 8/16, I, 3-стаб - Чтение данных из внешнего устройства.
Данные на шину должны быть выданы не менее чем за 30 нс до фронта 0/1 этого сигнала. |
|
|
I/OWR# - 8/16, I, 3-стаб - Запись данных во внешнее устройство. Хотя
в соответствии со стандартом шины ISA установка записываемых данных предшествует выставлению
I/OWR#, в некоторых ПК реализуется обратный порядок: сначала выставляется
I/OWR#, а затем появляются данные. Поэтому при проектировании внешних
устройств надо рассматривать как момент действительности данных только фронт 0/1 сигнала I/OWR#. |
|
Цикл
обмена |
|
AEN - 8/16, I, ТТЛ - Разрешение адресации портов. Состояние сигнала
определяет тип устройства, владеющего шиной. Сигнал активен, когда контроллер ПДП становится
задатчиком на шине и сообщает всем ресурсам о том, что на шине выполняются циклы ПДП и
указывает всем ресурсам на необходимость не обращать внимания на адресные линии, которые
содержат адрес памяти во время передач ПДП. Все внешние устройства на время активности AEN должны запрещать ложное декодирование адреса и должны отключаться от шины
(переходить в пассивное состояние). |
|
|
|
I/O CHRDY# - 8/16, O, ОК - Готовность канала ввода-вывода.
Асинхронный сигнал, вырабатываемый тем устройством, к которому осуществляется доступ на шине.
Если этот сигнал активен, то цикл доступа удлиняется,
так как задатчик шины вводит целое число состояний ожидания.
|
|
|
|
0WS# -
8/16, O, ОК - Отсутствие состояний ожидания - конец передачи данных. Сигнал
вырабатывается внешним устройством и разрешает системной плате укоротить текущий цикл (устранить
такты ожидания), если длительность "стандартного" цикла обмена по шине велика для устройства.
Сигнал является единственным на всей шине сигналом, который требует, при приеме его задатчиком
на шине, синхронизации с частотой SYSCLK.
|
|
|
|
I/O CH16# - 16, O, ОК - Выбор цикла для внешнего устройства. Активный
сигнал выставляется 16-разрядным внешним устройством для сообщения задатчику шины о том, что
устройство, к которому он обращается, имеет 16-ти разрядную организацию и ему следует выполнить
16-ти разрядный цикл доступа. Если этот сигнал не активен, то может быть выполнен только 8-ми
разрядный цикл доступа к внешнему устройству. Устройство, к которому выполняется цикл доступа,
должно сформировать этот сигнал из адресных сигналов SA15-SA00. Сигнал
является выходом дешифратора адреса внешнего устройства и должен быть активным на протяжении
сигнала чтения или записи.
|
|
|
IRQ15, 14,
12, 11, 10 -16, O, ТТЛ (3-cтаб); IRQ9, 7, 6, 5, 4, 3 - 8/16, O, ТТЛ (3-стаб) -
Сигналы запросов прерываний (IRQ - Interrupt ReQuest - запрос прерывания).
Воспринимаются процессором через контроллер прерываний. Источником сигнала может быть элемент
с ТТЛ-выходными сигналами, но более предпочтительным является трехстабильный выход. По сигналу
RESET DRV выход отключается.
|
|
|
RESET DRV - 8/16, I, ТТЛ - Системный сброс. Вырабатывается
процессором для начальной установки всех ресурсов на шине при включении или сбое питания, а
также при нажатии на кнопку RESET компьютера. Минимальное время длительности сигнала - 1
мс. Все внешние устройства должны на все время выработки этого сигнала перевести свои
трехстабильные выходы в отключенное состояние и все выходы с ОК - в состояние логической
"1". Все платы должны завершить свою инициализацию не позднее чем за 1 мс после появления
сигнала и быть готовыми к выполнению циклов обмена по шине.
|
|
|
SYSCLK - 8/16, O, 3-стаб - Меандр. Функциональное назначение четко не
специфицировано. В одних машинах (класса ХТ) это системная частота, равная частоте центрального
процессора на системной плате, но с 50% (по длительности) уровнем логической "1". В других
машинах того же класса этот сигнал синхронизирован с частотой центрального процессора и
получается делением этой частоты на 3, его скважность варьируется в разных машинах от 1,5 до
3,3. В одних машинах АТ этот сигнал синхронизирован с частотой центрального процессора и его
частота составляет 1/2, 1/3 или 1/4 частоты процессора, в других не синхронизирован и имеет
фиксированную частоту 8 или 10 МГц, в третьих частота несинхронизированного сигнала может
определяться программным путем в определенном диапазоне.
|
|
|
|
OSC -
8/16, I, ТТЛ - Сигнал фиксированной, но не синхронизированной с частотой процессора
или SYSCLK, частоты 14,31818 МГц с 45-55% (по длительности) уровнем "1".
Может использоваться платами расширения в качестве тактового сигнала, так как его частота
одинакова для всех компьютеров, совместимых с IBM РC AT. На системной плате синхросигнал
делится по частоте на 12 и используется для для всех каналов таймера.
|
|
|
